평면도는 하향식보기를 사용하여 집적 회로를 설계하는 프로세스이다. 집, 정원 및 산책로의 건축 계획과는 달리 각 주요 기능 블록은 모든 것이 필요한 위치에 대한 지침을 제공하는 도식 표현에 배치된다. 이 레이아웃에는 트랜지스터, 커패시터, 저항기, 전선 및 기타 구성 요소가 포함될 수 있으며 모두 매우 작은 공간에 포장되어 있다.

처리 속도와 전력 효율성을 위한 최적의 구성을 결정하는 것은 많은 반복을 포함하는 상세하고 긴 작업이다. 전문 인간 엔지니어에게는 종종 몇 주 또는 몇 달이 걸릴 수 있다. 프로세스를 완전히 자동화하려는 시도는 실패했다.

그러나 Google의 연구원들은 이번 주에 평면도에 대한 새로운 머신러닝 접근 방식을 보고했다. 설계 작업량을 몇 시간으로 줄여줄 뿐만 아니라 우수한 설계의 칩을 만들어낸다.

오늘날의 마이크로 칩에는 매크로 블록으로 알려진 것과 함께 표준 셀 조합이 포함되어 있다. 표준 셀에는 수천만 개의 논리 게이트가 포함되어 있는 반면 매크로 블록은 메모리를 보유하고 수천 개에 이르는 경향이 있다. 표준 셀과 훨씬 더 큰 매크로 블록 간의 크기 차이로 인해 배치가 매우 어려워진다. 이 복잡성에 더해 믿을 수 없을 정도로 복잡한 배선 경로가 추가된다.

이 새로운 연구를 위해 연구원들은 매크로 블록의 가능한 구성 수가 10에서 2,500의 제곱이라고 추정했다. 이에 비해 보드 게임 Go에서 가능한 "상태 공간"의 총 수는 10에서 360의 거듭 제곱이다. 또한 무어의 법칙 덕분에 칩에 필요한 구성 요소의 수가 주당 약 1%의 속도로 증가하고 있다. 따라서 평면도 프로세스를 자동화해야 하는 시급한 필요성이 있다.

Google 팀은 매크로 블록을 하나씩 배치하는 강화학습으로 훈련된 심층 신경망을 개발했다. 이 AI는 이전 단계에서 학습한 정보와 결합된 이 부분 평면도를 사용하여 칩 레이아웃의 현재 "상태"를 평가하여 다음에 취할 최적의 조치를 결정했다.

10,000개의 칩 평면도 세트에 대해 사전 훈련된 AI는 매크로 블록을 크기가 감소하는 순서로 순차적으로 배치했다. 연구가 끝날 무렵에는 단 6시간 만에 칩 평면도를 완료하는 동시에 인간 엔지니어에 비해 배선 길이를 3% 단축하는 방법을 배웠다. 생성된 디자인은 위의 다이어그램 (Ariane RISC-V 프로세서)에서 볼 수 있듯이 기존 레이아웃과 현저하게 다르며 중앙 보이드를 둘러싼 더 흩어져 있는 구성에 더 작은 블록이 있다.

연구진은 "우리의 방법은 차세대 Google 인공지능(AI) 가속기를 설계하는 데 사용되었으며 새로운 세대마다 수천 시간의 인간 노력을 절약할 수 있는 잠재력을 가지고 있다."고 썼다. "우리는 보다 강력한 AI 설계 하드웨어가 AI의 발전을 촉진하여 두 분야 간에 공생 관계를 형성할 것이라고 믿는다."

이들의 연구는 Nature. 저널에 실렸다.